台積電表示，繼 2024 年發表革命性系統級晶圓（TSMC-SoW）技術，台積電再次推出以CoWoS 技術為基礎的 SoW-X，以打造一個擁有當前 CoWoS 解決方案 40 倍運算能力的晶圓尺寸系統，SoW-X 計劃於 2027 年量產。
根據台積電先前資訊顯示，台積電CoWoS採用的矽中介層（silicon interposer），最高可達到2831平方毫米，最大基板尺寸為80×80毫米，是光罩（Photomask）尺寸的3.3倍，可封裝邏輯電路、8個HBM3/HBM3E記憶體堆疊、I/O晶片與其他晶粒。目前這項技術已經應用於AMD Instinct MI300X加速器及Nvidia B200 GPU等AI GPU。
根據Tom’s Hardware報導，台積電在技術論壇提供更多技術細節，包括台積電計劃於明年推出下一代CoWoS-L先進封裝技術，將矽中介層面積擴大至4719平方毫米，達光罩尺寸5.5倍，並封裝12個HBM3/HBM3E記憶體堆疊。至於SoW-X，預計面積將來到6864平方毫米，並封裝4個SoIC、12個HBM4記憶體堆疊、I/O晶片與其他晶粒，預料會消耗掉大量電力，這需要更為複雜的冷卻技術因應。
為此，台積電也推出在將來CoWoS-L先進封裝技術上，整合16奈米製程打造的電源管理IC（PMIC），透過矽穿孔（TSV）技術，並以重分布層（RDL）進行供電，顯著降低電源路徑阻抗，提升系統電源完整性。
台積電表示，整合式PMIC可支援細緻的動態電壓調節（DVS），電力密度為傳統設計的5倍。同時，嵌入式深槽電容（eDTC）技術能有效抑制電壓波動，確保多晶粒或多核心系統在劇烈負載變化下仍能穩定運作。
隨著中介層尺寸放大，系統設計也面臨新挑戰。100×100毫米基板已接近OAM 2.0(加速器模組)（102×165毫米）規格上限，未來120×150毫米基板恐需新標準以適應模組與主機板設計。