隨著人工智慧（AI）與高效能運算（HPC）應用快速成長，資料中心與邊緣裝置對高速傳輸與低功耗的需求日益強烈。摩爾定律微縮速度放緩後，晶片效能提升愈發依賴 2.5D/3D封裝、異質整合與共同封裝光學（CPO） 等先進封裝技術。這些技術突破單顆晶片面積限制，藉由中介層將多顆裸晶共封裝，等於把原本分散於PCB上的晶片整合到同一封裝體中。中介層尺寸從3.3倍光罩放大至8倍甚至9.5倍，單一封裝可整合更多裸晶與記憶體，有效降低功耗並提升傳輸速率。不過，大面積封裝也讓製程挑戰倍增，尤其在微凸塊（micro-bump）與銅柱間距縮至30至100微米後，填膠流動容易夾帶氣泡形成空洞，影響良率與可靠性。
印能表示，為應對封裝尺寸放大帶來的氣泡與材料缺陷問題，公司在第二代VTS機台中導入真空與高壓循環除泡技術，有效清除焊墊區域氣泡。儘管技術能解決主要瓶頸，但隨封裝面積擴大，製程控制與材料交互影響變得更加複雜。
印能持續推進製程創新，今年攜多項先進封裝製程與散熱解決方案亮相SEMICON Taiwan 2025，吸引眾多客戶洽詢。公司表示，EvoRTS＋PRO 聯合方案可針對大面積晶片封裝的助焊劑殘留與翹曲問題進行改善，其中 EvoRTS 系統將除泡與助焊劑清除整合於單機，特別適用於高密度封裝應用。目前已有多家客戶進入評估階段，訂單能見度已延伸至2026年上半年，預期明年業績可望再成長雙位數。
印能指出，隨著晶片面積持續放大、堆疊層數增加，氣泡、翹曲、材料殘留與高功率散熱將是半導體先進封裝量產的主要挑戰。公司透過VTS高壓真空除泡系統與WSAS翹曲抑制設備，協助晶圓廠與封測廠改善良率瓶頸、穩定擴產。
最新一代EvoRTS系統更將氣泡與助焊劑殘留去除整合於單一爐中，簡化製程並提升可靠性，並榮獲2025年R&D 100 Awards國際獎項肯定。印能表示，隨產品組合升級、高毛利機台比重提升，獲利能力可望持續走升，未來營運展望仍趨樂觀。